书目
消息
首页
搜索
购物车
System Verilog Assertions应用指南
作者
[美]
维加亚拉哈文
著
陈俊杰
译
出版社
清华大学出版社
出版时间
2006年10月 第1版
ISBN
9787302134411
定价
39.80
内容简介
本书的写作方式可以使工程师快速掌握SystemVerilog断言。第0、1和2章,可以使您充分了解基础语法和一些通用的模拟技巧。阅读完这三章,读者应该能在他们的设计/验证环境中写断言。第3、4、5和6章是不同类型的设计的“烹饪书”。读者如果在他们自己的环境里遇到类似的设计可以参考这些章节,以这些章节作为起点开始写断言。这些章节也可以作为指导。随书附一张光盘。本书中所有例子都可以用VCS2005.06发行版运行,也包括运行这些例子的脚本范例。VCS是Synopsys公司的注册商标。
目录
— END —